Vth 分布

SLC（Single-Level Cell，单层单元）存储架构中，单个存储单元（Cell）仅能存储 1bit 数据，因此仅需两种工作状态即可实现数据表征 —— 分别为 “擦除态（Erased）” 与 “编程态（Programmed）”。

在电压阈值（Vth）分布层面，两种状态对应呈现两个独立且清晰的分布峰。数据读取只需设置一个读取电压（Vread，标记为 RL1），将其精准置于两个 Vth 分布峰的中间区间。通过检测字线（WL）下各存储单元的实际 Vth 值与 RL1 的相对大小，即可快速区分 “擦除态” 与 “编程态”，准确读出对应 1bit 的数据。

TLC（Triple-Level Cell，三层单元）存储架构通过更精细的电压控制，实现了单个 Cell 存储 3bit 数据，3bit 的数据组合共形成 8 种逻辑状态，具体为：111、110、100、000、010、011、001、101。

从 Vth 分布来看，这 8 种状态各自对应独立的电压区间，呈现为 8 个明显的 Vth 分布峰。相较于 SLC，TLC 的分布峰数量大幅增加、峰间间距更精细，对读取电压的设置精度和区分逻辑复杂度提出了更高要求 —— 需通过多组独立读取电压依次检测，才能准确识别每个 Cell 所属的 Vth 分布峰，完整解析出 3bit 数据。

正态分布

NAND 闪存阈值电压（Vt）呈正态分布，其根源是制造与工作中无法避免的 “随机性扰动因素”—— 存储单元内的随机杂质与结构不完美性，导致电子移动行为具有统计随机性，大量单元 Vth 数据聚合后自然符合正态分布。

具体来看，半导体制造中沟道、电荷捕获层残留的随机杂质（如金属离子、晶格缺陷）会形成 “电势陷阱” 或 “导电阻碍”，使不同单元电子移动阻力各异，Vt 值分布开；器件结构不完美（如氧化层厚度波动、电极界面粗糙）进一步放大随机性 —— 氧化层薄则电子隧穿易、Vt 低，厚则隧穿难、Vt 高。

由于杂质分布与结构差异均为随机事件，且单个 NAND 芯片含数百万至上亿个单元，根据中心极限定理，大量独立随机变量（各单元 Vth 值）的统计结果趋近正态分布，呈现 “钟形” 曲线 —— 多数单元 Vth 集中在均值附近，少数因极端情况处于两端。

阈值电压

简单类比：把 NAND 存储单元想象成一个 “电子开关”，阈值电压就是让这个开关刚好 “导通” 或 “断开” 的临界电压值 —— 它是判断存储单元状态、实现数据读写的核心基准。

阈值电压的核心作用：定义逻辑状态

阈值电压本质是区分单元 “0” 和 “1” 逻辑状态的电压界限，随存储类型（如 SLC、TLC）调整：

电压低于 Vt 时单元 “断开”（对应逻辑 “0”）；电压高于 Vt 时单元 “导通”（对应逻辑 “1”）。
SLC 仅需 1 个阈值电压即可区分 2 种状态，TLC 需区分 8 种状态，因此设置多组 Vth 区间，本质仍是通过 “电压是否超过阈值” 来判断单元的具体逻辑状态。

阈值电压对数据读写的关键影响

阈值电压的大小和稳定性，直接决定了 NAND 闪存数据读写的准确性与可靠性：

读取环节：若阈值电压设置不合理（如过于靠近某一 Vth 分布峰），可能导致单元逻辑状态误判；
编程/擦除环节：每次写入或擦除本质是通过调整单元内电荷量来改变其实际 Vth 值 —— 若阈值电压漂移（如长期使用出现电荷泄漏），单元将难以稳定维持目标逻辑状态，进而影响数据存储寿命；
与 Vth 分布的关联：Vt 正态分布是大量单元实际 Vth 的统计结果，标准 Vth 需避开分布峰边缘以确保识别准确。

TLC Vth 分布

前文已提及，TLC 单个 Cell 存储 3bit 时，8 种逻辑状态对应 8 个 Vth 分布峰。每个峰对应的 3 个 bit 按 “位权重” 分为最高有效位（MSB）、中间有效位（CSB）、最低有效位（LSB），三者共同定义峰的逻辑状态。以下以格雷码 2-3-2 的 Vth 分布为例：

图中最左侧为 Erased（擦除）状态对应的 Vth 峰，相邻峰之间存在明确的 bit 变化规律：

相邻峰（如 P1 与 P2、P3 与 P4、P5 与 P6）之间仅有 1 个 bit 不同，具体表现为仅 CSB 取值有差异；
这种 “相邻峰仅 1bit 不同” 的设计，本质是采用了 Gray Code（格雷码）编码，可减少数据读写时的误判概率。

由上表可知，识别 CSB 的 bit 值需要在 RL6、RL4、RL2 分别读取三次，通过三次 Reference Read 的结果做一次异或运算得到最终 bit 值。

TLC 的三个 bit（LP/UP/XP，或称 LSB/CSB/MSB）分别对应 TLC 的 Page，读取 8 种 Vth 分布状态需按特定规则操作：LP 读 2 次（RL5、RL1），UP 读 3 次（RL6、RL4、RL2），XP 读 2 次（RL7、RL3）。

这仅仅是 TLC 分布的一种，常见的 TLC Gray Code 方案有：2-3-2、1-2-4、1-3-3。不同存储介质因存储单元状态数、读写机制、可靠性需求不同，会采用适配的格雷码方案，其差异将直接影响读写速度、数据可靠性、错误校正复杂度及功耗四大核心指标。