前言：兑现预告——差别就在”怎么存 1 个 bit”

上一篇结尾我们说：接下来把”存储的最小单元”讲透——SRAM、DRAM 和 NAND，分别是怎么存 1 个 bit 的？

你可能会想：这跟我有什么关系？关系很大。三种存储器的所有性格差异，几乎都写在它们的最小单元里：

这三个问题的答案，都要从”存 1 个 bit”说起。

打个比方：存储器是大楼，存储单元就是砖块。砖块的形状和材质，决定了楼能盖多高、造价多贵、住得舒不舒服。今天我们就把三种砖块逐一拆开看。

一、SRAM：六个晶体管互相”锁死”

SRAM（Static Random Access Memory，静态随机存取存储器），就是 CPU 里 L1/L2/L3 缓存的原材料。

它存 1 个 bit 的方式，是三种里面最”豪华”的——用 6 个晶体管（行话叫 6T 单元）。

**反相器（Inverter）**是个”说反话”的装置：输入 1 它输出 0，输入 0 它输出 1。

SRAM 的核心，是把两个反相器首尾相连成一个环：

只要供电不断，这个环就永远稳定：一端是 1，另一端必然是 0，互为镜像、互相锁定。这就是锁存器（Latch）——存的那一端是 1 还是 0，就是我们的 bit。

这也是”Static（静态）“的含义：数据像雕像一样立在那里，不需要任何刷新。

环的两端各接一个存取晶体管（Access Transistor），像两扇门：

所以 SRAM 的宿命是：只做缓存。快到极致，但贵到只能小规模使用——CPU 里几十 KB 的 L1、几十 MB 的 L3，已经是”顶配”。

上一篇讲过 DRAM 的 1T1C 单元：1 个晶体管当开关，1 个电容存电荷——有电荷是 1，没电荷是 0。

这次补一个当时没展开的细节，它能解释 DRAM 的不少”怪脾气”：DRAM 的读取是破坏性的。

电容非常小，位线（一根长长的金属线）却有一肚子”容量”。读数据时，晶体管开门，电容里的电荷涌出来摊到整根位线上——摊薄之后，电压变化只剩几十毫伏，微弱得像耳边风。

好在有一味关键药材：灵敏放大器（Sense Amplifier）。它像一只极灵敏的鼻子，闻出这点微弱信号偏”有电”还是偏”没电”，然后：

一句话：DRAM 每读一次，数据就被”倒出来”一次，读完必须立刻灌回去。

电容天生漏电（电荷会慢慢溜走），读一次还要”倒”一次——双重消耗。所以 DRAM 控制器必须每隔几十毫秒就把所有单元刷一遍，给快漏光的电容补电。这就是 Dynamic（动态）的真正含义：数据靠”动态维护”活着。

代价换来的好处是：1T1C 结构极简单、极小，DRAM 才能做得又大又便宜，稳坐主内存的位置。

NAND Flash 是 SSD、U 盘、手机存储背后的介质。它存 1 个 bit 的思路跟前两者都不同：不靠电路状态，靠”囚禁电子”。

核心元件叫浮栅晶体管（Floating Gate Transistor），剖面像一块夹心饼干，从下往上：

写入时，在控制栅上施加高压，电场强到让电子发生隧穿效应（Tunneling）——像穿墙术一样，硬生生穿过隧穿氧化层，涌进浮栅。

擦除时电压反过来，浮栅里的电子被拉回衬底，牢房清空。

读取时只加一个不高不低的中间电压，看晶体管通不通电：

导通与否，就是读出来的 0 和 1。

关键就在”浮栅”的”浮”字：它四周全是绝缘层，没有任何电路通路。电子被困在里面，无路可逃——断电十年，它还在里面。这就是 NAND 非易失性的物理根源。

三种”存 1 个 bit”的哲学，一句话总结：

SRAM：两个反相器互相锁死（一队卫兵互相确认口令）

DRAM：电容里有没有电荷（杯子里有没有水）

NAND：浮栅里关没关电子（牢房里有没有犯人）